RFパワーアンプドライバーを用いた無線システムの実現

現在、8V 1.2nm CMOS技術に基づいて、65Vppおよびパルス幅変調RF高電圧/高電力ドライバを実現できます。 0.9〜3.6GHzの動作周波数範囲内で、チップは8.04Vの動作電圧で50Ωの負荷に対して9Vppの最大出力振幅を提供できます。これにより、CMOSドライバはLDMOSやGaNなどのパワートランジスタを直接接続して駆動できます。このドライバの最大オン抵抗は4.6Ωです。 2.4GHzで測定されたデューティサイクル制御範囲は30.7％〜71.5％です。新しい薄酸化物層ドレイン拡張MOSデバイスを使用することにより、ドライバは信頼性の高い高電圧動作を実現でき、この新しいデバイスは、CMOSテクノロジによって実装された場合に追加コストを必要としません。

最新のワイヤレスハンドヘルド通信無線機（無線周波数（RF）パワーアンプ（PA）を含む）はすべて、ディープサブミクロンCMOSで実装されています。ただし、ワイヤレスインフラストラクチャシステムでは、より大きな出力電力レベルが必要なため、シリコンLDMOSまたはハイブリッドテクノロジ（GaAやより高度なGaNなど）を介してRFPAを実現する必要があります。次世代の再構成可能なインフラストラクチャシステムの場合言い換えると、スイッチモードPA（SMPA）は、マルチバンドマルチモード送信機に必要な柔軟性と高性能を提供するようです。ただし、基地局のSMPAで使用される高出力トランジスタを送信機のすべてのデジタルCMOSモジュールに接続するには、高電圧（HV）スイングを生成できるブロードバンドRFCMOSドライバが必要です。これにより、高出力トランジスタのパフォーマンスが向上するだけでなく、デジタル信号処理を直接使用して必要なSMPA入力パルス波形を制御できるため、システム全体のパフォーマンスが向上します。

設計上の課題

LDMOSまたはGaNSMPAの入力容量は通常、数ピコファラッドであり、5Vppを超える振幅のパルス信号で駆動する必要があります。したがって、SMPA CMOSドライバーは、高電圧とワットレベルの両方のRF電力を提供する必要があります。残念ながら、ディープサブミクロンCMOSは、高電圧および高電力の増幅器とドライバの実現に多くの課題をもたらします。特に、非常に低い最大動作電圧（つまり、信頼性の問題によって引き起こされる低いブレークダウン電圧）と大きな損失を伴うパッシブパッシブです。デバイス（インピーダンス変換など）。

既存のソリューション

高電圧回路を実装する方法は多くありません。高電圧耐性トランジスタを実現できる技術的ソリューション（マルチゲート酸化物など）を使用できますが、コストは製造プロセスが高価であり、ベースラインCMOSプロセスに追加のマスクと処理ステップを追加する必要があるためです。解決策は理想的ではありません。さらに、高電圧耐性を確実に高めるために、標準のベースライントランジスタ（薄い/厚い酸化物デバイスを使用）のみを使用する回路図を使用できます。 2番目の方法では、デバイスのスタッキングまたは直列カソードが最も一般的な例です。ただし、特に直列接続されたカソード（またはスタック）デバイスの数がXNUMX以上に増加した場合、RFの複雑さとパフォーマンスには大きな制限があります。高電圧回路を実装する別の方法は、この記事で説明されているように、ベースラインCMOSテクノロジでドレイン拡張電界効果トランジスタ（EDMOS）を使用することです。

新しいソリューション

ドレイン拡張デバイスはインテリジェント配線技術に基づいており、ACTIVE（シリコン）、STI（酸化膜）、およびGATE（ポリシリコン）領域で非常に細かい寸法を実現し、追加コストなしでベースラインを使用できます。ディープサブミクロンCMOSテクノロジーは、PMOSとNMOSのXNUMXつの高電圧トレランストランジスタを実現します。これらのEDMOSデバイスのRF性能は、このプロセスを使用する標準トランジスタと比較して実際には低くなりますが、他のHV等価回路（直列カソードなど）に関連する重要な損失メカニズムが排除されるため、高電圧回路全体で使用できます。）より高い全体的なパフォーマンスを達成するため。

したがって、この記事で説明する高電圧CMOSドライバートポロジでは、EDMOSデバイスを使用してデバイスのスタックを回避します。 RF CMOSドライバーは、薄い酸化物層EDMOSデバイスを採用し、65nmの低待機電力ベースラインCMOSプロセスで製造されており、追加のマスクステップやプロセスは必要ありません。 MOSFETとNMOSの場合、これらのデバイスで測定されたfTはそれぞれ30GHzと50GHzを超え、それらのブレークダウン電圧は12Vに制限されています。高速CMOSドライバーは、これまでにない最大8GHzの3.6Vppの出力振幅を実現しました。このようなワイドバンドギャップベースのSMPAは駆動を提供します。

図1は、ここで説明するドライバの構造の概略図です。出力段にはEDMOSベースのインバータが含まれています。 EDMOSデバイスは、低電圧高速標準トランジスタで直接駆動できます。これにより、出力段と他のデジタルおよびアナログCMOS回路を1つのチップに簡単に統合できます。各EDMOSトランジスタは、3つのCMOSインバータステージによって実装されたテーパバッファ（図1.2のバッファAおよびB）によって駆動されます。 1つのバッファには異なるDCレベルがあり、各CMOSインバータが1Vの電圧で安定して動作できるようになっています（テクノロジによって制限されます。つまり、VDD0-VSS0 = VDD1.2-VSS1 = 0V）。異なる電源電圧を使用し、同じAC動作を可能にするために、XNUMXつのバッファーはまったく同じ構造を持ち、別個のDeep N-Well（DNW）層に組み込まれています。ドライバの出力振幅はVDDXNUMX-VSSXNUMXによって決定され、内部ドライバの動作を変更せずに、EDMOSデバイスの最大ブレークダウン電圧を超えない値を自由に選択できます。 DCレベルシフト回路は、各バッファの入力信号を分離することができます。

図1.RFCMOS駆動回路と対応する電圧波形の回路図。

CMOSドライバのもう3つの機能は、出力方形波のパルス幅を制御することです。これは、可変ゲートバイアステクノロジによるパルス幅変調（PWM）によって実現されます。 PWM制御は、微調整および調整機能の実現に役立ち、それによって高度なSMPAデバイスのパフォーマンスを向上させます。バッファAとBの最初のインバータ（M3）のバイアスレベルは、インバータ自体のスイッチングしきい値を基準にして、RF正弦波入力信号を上下に移動できます。バイアス電圧が変化すると、インバータM2の出力パルス幅が変化します。次に、PWM信号は他の1つのインバーターMXNUMXとMXNUMXを介して送信され、RFドライバーの出力ステージ（EDMOS）で結合されます。