オーディオ遅延は、ラジオ局の生放送に使用できます。 放送前に音声信号を一定時間遅らせ、ホストの舌の滑りや視聴者ホットラインの視聴者からの不健康なコメントが放送メディアに広がらないようにし、ライブ番組の安全な放送を実現します。 ブロードキャストレベルの機器として、オーディオディレイラーは、ダイナミックレンジ、歪み、信号対雑音比、周波数応答などのパフォーマンスインジケーターに対する要件が高いため、一般的にデジタルテクノロジーが使用されます。 コンピュータ内蔵の全二重サウンドカードハードディスクを使用すると、ソフトウェアで音声信号の点滅を実現できますが、使い勝手が悪く、信頼性が低く、性能も価格も比較的安いです。 本論文で提案する高精度Σ-ΔADCとDSPチップをベースにした放送グレードのデジタルオーディオ遅延器は、高性能指数、簡単な操作、完全な機能の特徴を持っています。 設計スキームは商品化されています。
1システム構造
1.1システム構成
M1HC8C05は、システム全体のホストとして使用され、システムの制御機能を完了します。 CS8とオーディオ入力および出力調整回路が連携して、オーディオ信号のA / DおよびD / A変換を完了します。
オーディオ遅延は、ラジオ局の生放送に使用できます。 放送前に音声信号を一定時間遅らせ、ホストの舌の滑りや視聴者ホットラインの視聴者からの不健康なコメントが放送メディアに広がらないようにし、ライブ番組の安全な放送を実現します。 ブロードキャストレベルの機器として、オーディオディレイラーは、ダイナミックレンジ、歪み、信号対雑音比、周波数応答などのパフォーマンスインジケーターに対する要件が高いため、一般的にデジタルテクノロジーが使用されます。 コンピュータ内蔵の全二重サウンドカードハードディスクを使用すると、ソフトウェアで音声信号の点滅を実現できますが、使い勝手が悪く、信頼性が低く、性能も価格も比較的安いです。 本論文で提案する高精度Σ-ΔADCとDSPチップをベースにした放送グレードのデジタルオーディオ遅延器は、高性能指数、簡単な操作、完全な機能の特徴を持っています。 設計スキームは商品化されています。
1システム構造
1.1システム構成
M1HC8C05は、システム全体のホストとして使用され、システムの制御機能を完了します。 CS8とオーディオ入力および出力調整回路が連携して、オーディオ信号のA / DおよびD / A変換を完了します。
CS4224は、高性能の24ビットオーディオコーデックです。 Σ-Δテクノロジーを使用して、全二重ステレオデジタル/アナログおよびアナログ/デジタル変換を提供します。ダイナミックレンジは105dB、高調波歪みと動作は-97dB、サンプリング周波数は32kHz、44.1kHz、48kHzはオプションです。 チップは、オンチップアンチエイリアシングフィルター、出力平滑化フィルター、およびアナログボリュームコントロールを備えたデジタルディエンファシスフィルター回路を備えた差動入力および出力を採用し、マスターまたはスレーブの動作モードをサポートします。
TMS320C32は、音声デジタル信号処理に非常に適した、低コストで高性能の浮動小数点DSPチップです。 24ビットアドレスバスと32ビットデータバスをサポートし、遅延器が必要とする大容量メモリに対応できます。 It also has a serial interface to facilitate the CS4224 interface with serial audio data input and output.また、シリアルオーディオデータの入力と出力を備えたCSXNUMXインターフェイスを容易にするシリアルインターフェイスも備えています。
M68HC05C8は、マンマシンインターフェースを実現し、キーボードディスプレイとディレイラーのリモートコントロールインターフェースを管理し、CS4224とTMS320C32の動作を制御します。
1.2メモリインターフェース
TMS320C32は、拡張された外部メモリインターフェイスを備えており、プログラムメモリは16ビットおよび32ビット幅、データメモリは8/16/32ビット幅にすることができます。 TMS320C32は、アドレス範囲が異なる1セットのストローブ信号STRB0とSTRBXNUMXを使用します。 Each group of strobe signals consists of four pins, which are used as chip selects and additional address lines.ストローブ信号の各グループはXNUMXつのピンで構成され、チップセレクトおよび追加のアドレスラインとして使用されます。 The characteristics of the pins are determined by the bus control register corresponding to each group of strobe signals.ピンの特性は、ストローブ信号の各グループに対応するバス制御レジスタによって決定されます。 By setting certain fields of the bus control register, you can specify the data type and the width of the external memory.バス制御レジスタの特定のフィールドを設定することにより、外部メモリのデータ型と幅を指定できます。
SRAMはオーディオデータを格納します。 FLASHチップ32F32はユーザーオーディオ信号処理プログラムを格納し、メモリ幅は4224ビットで、ATRB24_B24チップ選択が使用されます。
TMS320C32のクロック周波数は40MHzであり、フラッシュメモリのアクセス速度は150ns、SRAMのアクセス速度は70nsであるため、ウェイトステートを挿入する必要があります。 TMS320C32には、プログラム可能なソフトウェア待機状態ジェネレーターが内蔵されており、STRBx制御レジスターのSWWドメインから待機状態ジェネレーターの動作モードを選択し、WTCNTドメインで待機するマシンサイクル数を書き込みます。 Since the program memory and data storage are respectively strobed by STRB1 and STRB0, the required number of machine cycles can be set according to their respective access speeds.プログラムメモリとデータストレージはそれぞれSTRBXNUMXとSTRBXNUMXによってストローブされるため、それぞれのアクセス速度に応じて必要なマシンサイクル数を設定できます。
TMS320C32には番組ガイド機能があります。 When the hardware is reset, the MCBL/MP pin is high, then it works in microcomputer mode, executes the on-chip boot program, and loads the user program in the FLASH memory into the internal high-speed RAM to run.ハードウェアがリセットされると、MCBL / MPピンがハイになり、マイクロコンピュータモードで動作し、オンチップブートプログラムを実行し、フラッシュメモリ内のユーザープログラムを内部高速RAMにロードして実行します。 The boot mode can be determined by pin INT0～3, the external memory load address is selected as Boot3 area according to the connection mode of the memory, and the handshake signal is not used.ブートモードはINT320〜32ピンで決定でき、メモリの接続モードに応じて外部メモリロードアドレスがBootXNUMX領域として選択され、ハンドシェイク信号は使用されません。 The front end of the FLASH memory is the program header, including the necessary information for TMSXNUMXCXNUMX when booting, such as the width of the external memory, the contents of the bus control register after the boot, the length of each data block, the width of the target memory, and the data type.フラッシュメモリのフロントエンドはプログラムヘッダーであり、外部メモリの幅、起動後のバス制御レジスタの内容、各データブロックの長さ、幅など、起動時にTMSXNUMXCXNUMXに必要な情報が含まれます。ターゲットメモリとデータタイプの。
当社の他の製品：
