DVB-C放送テレビシステムの現在の伝送インターフェースには、非同期シリアルインターフェース規格ASIと同期パラレルインターフェースSPIの2つのMPEG-11ビデオ伝送インターフェース規格があります。 SPIには合計25の有用な信号があり、各信号は11つの信号に区別されて、伝送の干渉防止を改善します。 物理リンク上でDB2によって送信されるため、接続が多く複雑になり、伝送距離が短く、障害が発生しやすくなります。 ただし、SPIは、単純な処理と強力なスケーラビリティを備えた並列11ビット信号です。 したがって、一般的なMPEG-XNUMXビデオエンコーダの出力とビデオデコーダの入力はすべて、標準のパラレルXNUMXビット信号です。 ASIは、接続が簡単で伝送距離が長い、伝送に同軸ケーブルのみが必要なシリアル伝送を使用しています。 SPIとASIの長所と短所によると、送信信号のSPIとASIの間で変換する必要があります。
1SPI信号構造
パラレル伝送システムSPIには、クロック信号、8ビットデータ信号、フレーム同期信号PSYNC、およびデータ有効信号DVALIDが含まれます。 フレーム同期信号は、TSパケットの同期バイト047Hに対応します。 DVALID信号は、TSパケットの長さを188バイトまたは204バイトとして区別するために使用されます。 TSパケット長が188バイトの場合、DVALID信号は常にハイであり、すべての信号がクロック信号と同期されます。 SPIデータフォーマットを図に示します。
2ASIインターフェース
ASIトランスポートストリームはさまざまなデータレートを持つことができますが、伝送レートは一定の270Mbpsであるため、ASIはさまざまなレートでMPEG-2データを送受信できます。 ASI伝送システムは層状構造です。 最上位層と第2層はMPEG-13818標準ISO / IEC 0-（システム）を使用し、第1層と第14165層はISO / IEO CD1-XNUMXに基づくFCファイバーチャネルです。 FCは、さまざまな物理伝送メディアをサポートします。このソリューションは、同軸ケーブル伝送を使用します。
まず、パケットと同期しているMPEG-8トランスポートパケットの2ビットコードワードを10ビットコードワードに変換します。 次に、パラレル/シリアル変換で、新しいワードを入力する必要があり、データソースの準備がまだ整っていない場合、ASIの28.5Mbpsの固定伝送速度を実現するためにK270同期ワードを挿入する必要があります。 結果として得られるシリアルビットストリームは、バッファ/ドライブ回路とカップリングネットワークを介して同軸ケーブルコネクタに送信されます。 同期コードワードを挿入する方法はXNUMXつあります。送信コードストリームのXNUMXバイトを前後の同期ワードにすることはできません。 伝送コードストリームのXNUMXバイトは、前後の同期ワードである必要があります。 またはXNUMXつの組み合わせ。
同軸ケーブルに到着した受信データは、最初に回路に結合して、コネクタと結合ネットワークを介してクロックとデータを回復し、次にシリアル/パラレル変換を実行する必要があります。 バイト同期を回復するために、ASIデコーダーは最初にK28.5同期ワードを検索する必要があります。同期ワードが検索されると、境界は後続の受信データに対して境界が定められ、それによってデコーダー出力バイトの正しいバイト配置が確立されます。 最後に、10/8ビット変換を実行して、パケット同期されたMPEG-2TSコードストリームデータを復元します。 ただし、K28.5同期ワードは有効なデータではないため、デコード中に削除する必要があります。
3ASIインターフェースの実装スキーム
この方式では、MPEG-2 TSコードストリームは、SPI規格に準拠した並列2ビット信号を出力するシングルチップMPEG-86390エンコーダMB11によって提供され、TSパケット長は188バイトです。 SPI / ASI変換方式では、ヒノキ会社cyb923 / cyb933チップ、非同期FIFO、ロジックプログラマCPLDが主に使用されます。
cyb923は、主にコードワードの8/10ビット変換を実現し、同期ワードK28.5とパラレル/シリアル変換を挿入します。 ASIの伝送速度は270MHzで一定であり、入力MPEG-2 TSコードレートが異なるため、FIFOを使用してレートマッチングを実現するには、入力SPIデータ、FIFO、およびcyb923間の通信を論理的に制御する必要があります。 包括的なパフォーマンス、価格、およびプログラムの複雑さを考慮して、このソリューションはxilinxのCPLDロジックプログラマXC95108を使用します。 VHDLプログラミングは、ロジック制御を実現するために使用されます。 ASIのデコードも同様のプロセスであり、cyb933は主に10/8ビット変換、同期ワードK28.5の削除、およびシリアルからパラレルへの変換を実現します。
3.1ASIエンコーディング
ASIエンコーディングプロセスでは、MPEG-2TSの188ビットデータと923ビットTS伝送クロックのみがCPLDに入力されます。 この方式では、TSフォーマットが923バイトであるため、データ有効信号DVALIDは常にハイであり、CPLDはこの信号を無視し、TSコードストリームの同期ヘッダーを気にせずにTSコードストリームデータのみを受信します。 PSYNCフレーム同期信号も無視されます。 CPLDは、受信したデータをTSコードレートクロックでFIFOに書き込みます。 FIFOが半分いっぱいになると、CPLDはFIFOの半分いっぱいの信号を受信し、CPLDはFIFO読み取り信号をcyb27に送信します。 cyb923は923MbpsでFIFOのデータを読み取ります。 CPLDがcyb2にカウントして一定量のFIFOデータを読み取ると、CPLDはFIFOの読み取り不可能な信号をcyb27に送信して、FIFOが空になるのを防ぎます。 MPEG-8伝送コードレートの最大並列速度は3.375/27 = 7202Mbpsであり、読み取りFIFOレートは923Mbpsであるため、FIFOはオーバーフローしません。 遅延を考慮して、このプログラムはより小さな容量のFIFO28.5を使用します。 FIFOが読み取り不能の場合、cyb270はASIコードストリームをK28.5で満たし、28.5Mbpsの固定伝送速度を維持します。 最後に、シリアルデータは駆動後に同軸ケーブルで送信できます。 このソリューションでは、同期ワードKXNUMXの挿入は、送信コードストリームのXNUMXバイトの前後にKXNUMX同期ワードの方法を採用します。 他のXNUMXつのスキームと比較すると、このスキームは判断と処理が比較的簡単です。
3.2ASIデコード
ASIの受信側で、入力ASIコードストリームがイコライズされてから、cyb933チップに入力されます。 最初に、内部クロックのフェーズロックループによってASIコードストリームクロックをロックし、同期ワードK28.5を検出します。 それを見つけた後、ASIビットストリームシーケンスが決定され、シリアル/パラレル変換が実行されます。
K28.5が検出されることがわかります。つまり、バイトアラインメントはASIデコードの重要な前提条件であるため、cyb933はバイト同期を検出するための一連のメソッドを定義します。 送信エラーやその他の理由で誤ったK28.5が発生する可能性があることを考慮して、cyb933は28.5バイト確認方式を採用しています。 つまり、連続する16バイトは両方ともK64であり、バイト同期が確認された後、通常のシングルバイトデコード状態になります。 デコード状態で、CPLDが933個のデコードされたバイトのうち933バイトを間違っているとカウントした場合、CPLDは情報をcybXNUMXに送信する必要があり、cybXNUMXはバイトを再同期する必要があります。
バイト同期後、K28.5はcyb923によって挿入された同期バイトであり、有効なデータとして出力できないため、cyb933はこれらの同期バイトを自動的に無視します。 cyb933が有効なデータを検出すると、cyb933は現在のデータが有効であることを示す表示を出力します。 この信号がFIFOへの書き込みに有効であると見なされる場合、FIFO内のデータは有効なデータである必要があります。 FIFOがハーフフルの場合、CPLDがFIFOのハーフフル信号を受信した後、CPLDはFIFO内のデータを読み取り、読み取りバイトが047Hであるかどうかに従ってTSパケットの同期バイトを決定します。 TSパケットの同期ワードが見つかると、対応するフレーム同期信号を復元します。 このとき、CPLDカウント188は完全なTSパケットを復元します。 次のバイトが047Hでない場合は、入力データが正しくないことを意味します。 CPLDは、047H同期ワードが見つかるまでこれらのデータを破棄します。 この期間中、CPLDはTSエンプティパッケージを出力します。 再パケット同期後、CPLDは正しい188バイトのMPEG-2 TSパケットのカウントと出力を開始し、それによってSPIの正しい11ビット信号を回復します。 同様に、FIFOデータが読み取れない場合、CPLDは空のTSパケットも出力して、一定の出力MPEG-2コードレートを維持します。
SPIからASIへの変換の設計では、ビットエラーの問題を考慮せずにASIエンコーディングがSPIデータに対して直接実行されます。 主な考慮事項は、SPIデータが長距離伝送なしでMB390から直接出力されるため、ASIエンコーディングロジック制御の複雑さが軽減されることです。 ASIデコード処理では、ASIデータが長距離で送信されるため、エラー要因を考慮する必要があります。 したがって、バイトとパケットの再同期設計が追加され、干渉防止機能が向上します。 この方式は、実際のアプリケーションでSPI / ASIの相互変換を非常にうまく実現しています。
当社の他の製品：
